24小時聯(lián)系電話:18217114652、13661815404
中文
行業(yè)資訊
PCB設(shè)計軟件Allegro中元件封裝時應(yīng)對層的含義
Class/subclass
Etch/top 焊盤（銅皮）表層
Etch/bottom 焊盤（銅皮）底層
Package geometry /Solder mask_top 阻焊表層
Package geometry /Solder mask_bottom 阻焊底層
Package geometry /Paste mask_top 鋼網(wǎng)表層
Package geometry /Paste mask_ bottom 鋼網(wǎng)底層
Package geometry/asseembly_ top； 裝配 （加器件外形，用于器件裝配參考）
Package geometry /silksereen_ top; 絲印 (加封裝外形、PIN NO.腳標(biāo)等)
REFDES/ silksereen _TOP; 絲?。ㄎ惶枺?/span>
REFDES/ asseembly _TOP; 裝配（位號）
Device Type/ asseembly _TOP; 裝配(對應(yīng)原理圖中的DEVICE值）
Device Type/Silksereen_TOP; 絲?。▽?yīng)原理圖中的DEVICE值）
Component Value/Silksereen_TOP 裝配（對應(yīng)原理圖中的VALUE值）
Component Value / asseembly _TOP 絲?。▽?yīng)原理圖中的VALUE值）
Route keepout/top/bottom/all 禁止走線表、底、所有層（一般封裝資料中提示的禁止布局的地方我們也直接用Route keepout）
Via keepout/top/bottom/all 禁止打孔表、底、所有層
Board geometry /Dimension 封裝尺寸標(biāo)注
PACKAGE GEOMETRY/PLACE_BOUND_TOP； 添加高度信息
添加高度值方法：EDIT—PROPERTIES—選擇PLACE_BOUND_TOP—找到Package Height Max—在右邊VALUE欄中填入高度值即可